压缩工程
VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..
Divider Circuit 技术资料
汇集 Divider Circuit 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 171 份
全站深度检索
共匹配 171 份工程资源
· 第 1 / 18 页
PDF文档
DDS divider clock AHDL
源码文件
multiplier and divider verilog codes
电路图纸
this file is divider vhdl program
电子书籍
a divider design based on verilog language
源码文件
program to perform sequential divider in vhdl
技术文档
It is n-bit sequential divider in verilog language
压缩工程
Circuit diagram for biased clipper for circuit maker.
PDF文档
一款形象、直观的电路仿真软件；免安装，解压缩后直接点击下图所示图标运行。
技术文档
该文档介绍了开关电源中缓冲电路的设计方法